イーサネット

ネットワークおよびシステム間のプロトコルとして広く認識されているイーサネットは、バックプレーンを含むその他のアプリケーションにも適合します。イーサネットは、柔軟性、信頼性、性能に優れていることから、FPGA 設計に最適なプロトコルです。

ザイリンクス イーサネット ソリューションの利点

Spartan®-6 FPGA による低コスト 10/100 Mbps イーサネット アプリケーションから、Virtex® UltraScale+™/Versal™ FPGA による 400G イーサネット アプリケーションまでいかなる開発設計にも、ザイリンクスはイーサネット ソリューションを提供します。

7nm テクノロジ採用の Versal ACAP デバイスは、動的に切り替え可能な (10G、25G、40G、50G、100G) イーサネット MAC と PCS の統合ブロック (PAM-4 および NRZ アプリケーションの FEC をサポート) を搭載しています。このブロックは、高精度な IEEE 1588 のハードウェア タイムスタンプ機能もサポートしています。

Versal デバイスに統合された 100G マルチレート イーサネット MAC サブシステムの利点

  • 設計および検証に伴う負担を軽減
  • 約 30 万個の LUT ロジックを集積
  • 無償

 

ザイリンクス イーサネット ソリューション