DDR3 Controller

概要

ザイリンクス DDR3 Controller は高性能 (UltraScale で 2133Mbps) で、低電力 DDR3L 並びに UDIMM、SODIMM、RDIMM をサポートします。

製品説明

ザイリンクス DDR3 コアは、カスタム コントローラーの必要に応じて完全なコントローラーまたは PHY のみを生成できます。このコアは、UltraScale デバイス最大 2133Mbps で動作します。これは IP カタログからコンフィギュレーション可能です。8b ~ 80b までのデータ幅と、コンポーネント、UDIMM、SODIMM、RDIMM を含む複数のメモリ タイプをサポートします。PTV コーナーをカバーする包括的なシステム テストが実施されています。PRBS またはカスタム トラフィック パターンを用い、読み出しまたは書き込み側のビット エラーを分離するシステム テストを可能にする Advanced Traffic Generator など追加のデバッグ機能をサポートします。また、強力なシミュレーション環境により、自分のトラフィック パターンをベースにして効率算出が可能です。シンプルなコントローラー設定で、最適な効率を得られるよう調整できます。


主な機能と利点

  • 8 ~ 80 ビット幅のインターフェイス コンポーネントをサポート (RDIMM、UDIMM、SODIMM サポート)
  • コントローラー/PHY モードまたは PHY のみのモード、ピンポン PHY オプション
  • DDR3 (1.5V)
  • DDR3L (1.35V)
  • 8GB コンポーネント デバイスをサポート
  • UDIMM、SODIMM、RDIMM のデュアル スロット サポート
  • DIMM のデュアル ランク サポート
  • x4、x8、および x16 デバイス サポート
  • x8 および x16 デバイスで 8:1 の DQ:DQS 比をサポート
  • x4 デバイスで 4:1 の DQ:DQS 比をサポート
  • 8 ワード バーストをサポート
  • 5 ~ 14 サイクルのカラム アドレス ストローブ (CAS) レイテンシ (CL) をサポート
  • ODT (オン ダイ終端) をサポート
  • 5 ~ 10 サイクルの CAS 書き込みレイテンシをサポート
  • DDR3 の書き込みレベリング (コンポーネント デザインに必要なフライバイ配線トポロジ)
  • JEDEC® に準拠した DDR3 初期化をサポート
  • ソース コードは Verilog で提供
  • 4:1 のメモリ対 FPGA ロジック インターフェイス クロック比
  • オープン、クローズ、およびトランザクション ベースのプリチャージ コントローラー ポリシー
  • インターフェイス キャリブレーションおよびトレーニング情報は Vivado ハードウェア マネジャーから入手可能

サポート

資料