Versal ACAP デザイン フロー アシスタント
Versal™ ACAP デザイン フロー アシスタントは、Versal™ ACAP を利用して目的のデザインを完成させるためのデザイン フローおよび機能について、より深く理解できるようサポートすることを目的としています。
このアシスタントでお客様のデザイン要件と一致するリファレンス ガイドおよび詳細情報へのリンクをご案内致します。
デザイン フロー: 次の質問にお答えください。
次の項目のいずれかがデザインに該当しますか？該当する場合は、[はい] をクリックしてください。
該当しない場合は、[いいえ] をクリックしてください。
この後に続く質問に回答していくと、お客様のデザイン要件に合った適切なクイック リファレンス ガイドが案内されます。
- AI エンジン ベースのデバイスをターゲットにしている。
- カスタム プラットフォームが提供される前に、ザイリンクスの開発ボードを利用して、独自のサブシステムを開発したい。
- FPGA の設計経験がないエンジニアが PL または AI エンジンを構築する。
Versal ACAP デザイン フローについて
Versal ACAP には次の 2 つのデザイン フローがあります。
- 従来のデザイン フロー
- プラットフォーム ベースのデザイン フロー
従来のデザイン フロー
従来のデザイン フローでは、単一の Vivado® プロジェクトでシステム内のすべての PL 部分を定義します。
- このプロジェクトには、基本的な Versal ハードウェア IP ブロック (Control, Interface, and Processing System (CIPS)、NoC、I/O コントローラーなど) と、プロジェクトに必要なその他のカスタム RTL および IP ブロックが含まれている必要があります。デザイン ソースは ツールに追加され、Vivado インプリメンテーション フローでコンパイルされます。
- システムが PL コンポーネントのみで構成されている場合、Vivado ツールを使用してプログラマブル デバイス イメージ (PDI) を生成し、Versal デバイスをプログラムします。
- システムにエンベデッド ソフトウェアも含まれている場合、 Vivado からエクスポートされた固定ハードウェア デザイン上で、Vitis™ 環境を使用してソフトウェア アプリケーションを開発します。
このフローは、Zynq® UltraScale+™ MPSoC に使用される従来のフローと非常によく似ています。
プラットフォーム ベースのデザイン フロー
プラットフォーム ベースのデザイン フローでは、システムを「プラットフォーム」と「プロセッシング システム」の 2 つの構成要素に分割します。
- プラットフォームは、基本的な Versal ハードウェア IP ブロック (CIPS、NoC、I/O コントローラーなど) とソフトウェア機能 (ドメイン、デバイス ツリー、OS など) を含むデザイン リソースで、これを基に完全な稼働システムを構築して統合できます。プラットフォームのハードウェア部分は、最低限必要なハードウェア IP ブロックを含む Vivadoプロジェクトです。ソフトウェア部分は、ハードウェアとパッケージ化されてカスタム プラットフォームを構成します。
- プロセッシング システムは、PS、PL、オプションの AI エンジン機能で構成されており、システムの主要機能を実装します。
これらの機能は、Vivado ツールや Vitis 環境で構築できます。構築後、Vitis を使用してプラットフォームに統合します。
このフローでは、システムの異なる構成要素を同時に開発できるため、ヘテロジニアス システムの統合プロセスが容易になります。
詳細は、Versal ACAP デザイン ガイドをご覧ください。
