4K2K ディスプレイ用 HDMI インターフェイス、携帯型超音波装置の RX ビームフォーマー、あるいはモバイル バックホール全体の SoC ソリューションのいずれの設計においても、低コストかつ低集積のプログラマブル ソリューションを要求するアプリケーションでは、さまざまなレベルでの統合、性能、および消費電力を可能にする、幅広い機能セットが求められるようになりました。
ザイリンクスのコスト重視製品ポートフォリオには、特定機能に最適化された 4 つのファミリがあります。
I/O 最適化
I/O 最適化
トランシーバー最適化
システム最適化
Spartan-6 FPGA |
Spartan-7 FPGA | Artix-7 FPGA | Zynq SoC Z-7007S, Z-7012S, Z-7014S, Z-7010, Z-7015, Z-7020 |
|
ロジック セル | 150K | 100K | 215K | 85K |
ブロック RAM | 4.8MB | 4.2Mb | 13Mb | 4.9Mb |
DSP スライス | 180 | 160 | 740 | 220 |
トランシーバー数 | 8 | -- | 16 | 4 |
トランシーバー スピード | 3.2Gb/s | -- | 6.6Gb/s | 6.6Gb/s (Z-7012S、Z-7015) |
メモリ インターフェイス (DDR3) | 800 Mb/s |
800Mb/s | 1,066Mb/s | 1,066Mb/s |
PCI Express インターフェイス | Gen 1x1 | -- | Gen 2x4 | Gen2x4 (Z-7012S、Z-7015) |
アナログ ミックスド シグナル (AMS)/XDAC | -- | デュアル 12 ビット 1MSPS ADC (オンチップの温度/電圧センサー付き) | ||
I/O ピン | 576 | 400 | 500 | 328 |
I/O 規格のサポート (40 以上のプロトコルをサポート) |
LVDS、Mini-LVDS、Diff HSTL、Diff SSTL、DisplayPort、XAUI、CPRI/OBSAI, V-by-One、Triple Rate SDI、6G-SDI (Artix-7 FPGA/Zynq-7000 SoC) |
プロセッサ コア |
シングル/デュアル コア Arm® Cortex™-A9 MPCore™ (最大 866MHz) NEON™ および単精度/倍精度の浮動小数点 L1: 各プロセッサあたり 32KB 命令キャッシュ/32KB データ キャッシュ |
---|---|
メモリ インターフェイス | DDR3、DDR3L、DDR2、LPDDR2、2x Quad-SPI、NAND、NOR |
ペリフェラル | 2x UART、2x CAN 2.0B、2x I2C、2x SPI、4x 32b GPIO、2x USB 2.0 (OTG)、2x Tri-mode Gigabit Ethernet、2x SD/SDIO |