2. IP (Intellectual Property)
  3. Spartan 6 GTP トランシーバー用 ChipScope Pro IBERT

Spartan 6 GTP トランシーバー用 ChipScope Pro IBERT

概要

製品説明

Spartan™ 6 GTP 用の ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) はカスタマイズ可能なコアで、AMD 6 GTP トランシーバーの評価および監視のために使用できます。このコアには、FPGA ロジックにインプリメントされるパターン ジェネレーターとパターン チェッカが含まれ、シリアル トランシーバーのポートや DRP 属性へアクセスできます。さらに、通信ロジックが組み込まれているため、ランタイム中に Test Action Group (JTAG) 経由でデザインにアクセスできます。IBERT コアは内蔵型デザインであるため、生成 すると、ビットストリーム生成も含めたすべてのインプリメンテーション フローをそのまま実行できます。

主な機能と利点

  • ChipScope Pro Analyzer ソフトウェアと IBERT コアの間の通信パスを提供
  • Spartan 6 GTP トランシーバー数はユーザーが選択可能
  • 各トランシーバーは、必要なライン レート、基準クロック レート、基準クロック ソース、およびデータ パス幅に合わせてカスタマイズ可能
  • ピンまたは有効なシリアル トランシーバーの 1 つから供給できるシステム クロックが必要

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付