製品説明
LogiCORE™ の Binary Counter IP コアには、LUT インプリメンテーションとシングル DSP48 スライス インプリメンテーションがあります。Binary Counter を使用し、出力幅が 25 ビットまでのアップ カウンタ、ダウン カウンタ、および双方向カウンタを作成できます。カウンターがユーザー設定値に到達するときにアクティブになるようにユーザーがプログラムできるしきい値信号がサポートされています。カウント値の上限、およびカウンターのインクリメント値はユーザーが指定できます。カウンターがターミナル カウント値または指定値に到達すると、0 に戻ります。
主な機能と利点
- アップ、ダウン、および双方向カウンターを生成
- ファブリック インプリメンテーションをサポート (入力ビット幅：1 ～ 256)
- DSP48 インプリメンテーションをサポート (最大 58 ビットのカウンター)
- パイプラインの追加で最大スピード性能を実現
- しきい値およびターミナル カウント値の検出に使用される予測の検出機能
- ファブリック インプリメンテーションでオプションの同期セットおよび同期初期化機能
- プログラム可能なしきい値出力 (オプション)
- カウンター インクリメント値はユーザーが指定
- カウント値の上限をプログラム可能
リソース使用率
サポート
主な資料
ドキュメント タイプ
Results per page
Results 1-2 of 2
ドキュメント タイプ: Data Sheets
The Xilinx LogiCORE IP Binary Counter core provides LUT and single XtremeDSP slice counter implementations. The Binary Counter is used to create up counters, down counters, and up/down counters with outputs of up to 256-bits wide.
ドキュメント タイプ: Product Guides
The LogiCORE ™ IP Binary Counter core provides LUT and single DSP48 slice counter implementations. The Binary Counter is used to create up counters, down counters, and up/down counters with outputs of up to 256-bits wide.
Results 1-2 of 2