Power Design Manager

デバイス選択からシステム レベルの電力バジェット配分や熱設計など、アダプティブ SoC FPGA を設計する上でさまざまな判断が必要になるときに消費電力の見積もりが非常に重要になります。長年にわたり、Xilinx Power Estimator (XPE) が主要な FPGA 電力見積もりツールとして使用されてきましたが、アダプティブ SoC および FPGA のサイズや複雑性が増すにつれて、より高い見積もり精度が求められるようになりました。特に、複雑なハードウェア IP ブロックを多数含むデザインでは精度が重要です。

PDM (Power Design Manager) は、AMD Versal™、UltraScale+™、および Kria™ SOM 製品デザインの消費電力を正確に見積もることができるように設計された最新の消費電力見積もりツールです。AMD のアダプティブ SoC および FPGA 向けに推奨されるツールですが、今後は、すべての Versal デザインに対してもこの PDM を使用することを強く推奨します。

• Versal および UltraScale+ ポートフォリオに対して応答性と安定性が向上
• Vivado™ ツール消費電力解析の電力制約を生成する新しいエクスポート XDC ウィザード
• Windows® および Linux® で利用可能
• AMD Versal デバイス ハード IP ブロック設定向けのウィザード:
  • DDR Memory Controller (DDRMC)
  • 600G Channelized Multirate Ethernet Subsystem (DCMAC)
  • Multirate Ethernet MAC (MRMAC)
  • FEC 付き 600G Interlaken (ILKN)
  • 400G High-Speed Crypto (HSC) Engine
  • DMA/ブリッジおよび CCI (CPM) を備えた PCIe® および PCIe Base Revision 5.0 (CPM5)

Power Design Manager (PDM) 2024.1 リリース ハイライト:

• AMD Zynq™ RFSoC デバイスのサポートが追加され、すべての UltraScale+ デバイスがサポートされるようになった
• ビルトインのグラフ機能を使用して、異なる条件での解析や電力カテゴリ別の視覚化が可能

最新の PDM アンサー レコードの履歴は、AR 履歴 をご覧ください。