UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

PCI Express (PCIe)

PCI Express (PCIe) は、通信、データセンター、エンベデッド、テスト/測定、防衛など、さまざまな市場の幅広いアプリケーションに対応できる汎用シリアル インターコネクトです。また、ペリフェラル デバイス インターコネクト、チップ間インターフェイス、およびそのほかさまざまなプロトコル規格へのブリッジとしても利用できます。

ザイリンクスは、多くの FPGA および MPSoC デバイスで、ハード化したサブシステムとして高性能で低消費電力な PCI Express 用統合ブロックを提供しています。

また、PCI Express 用統合ブロックを活用する PCIe DMA および PCIe ブリッジのハード/ソフト IP ブロック、PCI Express コネクタ付きボード、コネクティビティ キット、リファレンス デザイン、ドライバー、および PCIe ベース デザインの実装を容易にするツールも提供しています。

デバイス ファミリを選択して、各ファミリのザイリンクス PCIe ソリューション ポートフォリオをご覧ください。

Versal PCIe ソリューション

Versal PCIe ソリューション

ザイリンクスの 7nm Versal デバイス向け IP ポートフォリオは、2019 年第 2 四半期に発表します。

UltraScale+ PCIe ソリューション

UltraScale+ PCIe ソリューション

ザイリンクスの 16nm UltraScale+ デバイスには、現在のデータセンター、通信、およびエンベデッド アプリケーションで必要とされている多くの PCI Express 機能が統合されています。UltraScale+ デバイスでは、PCIE4 と PCIE4C の 2 種類の統合ブロックを使用し、その大半は PCIE4 ブロックを使用するデバイスです。

PCIE4 ブロックは、PCI Express Base Specification v3.1 に準拠しており、最大で Gen3 x16 まで対応しています。また、より狭いリンク幅やより低速向けに設定することも可能です。PCIE4 ブロックは、Gen4 動作をサポートしていません。

PCIE4C ブロックは、最大 8.0GT/s (Gen3) に対応する PCI Express Base Specification v3.1、および最大 16.0GT/s (Gen4) に対応する PCI Express Base Specification v4.0 に準拠しています。PCIE4C ブロックは、CCIX Base Specification v1.0 Version 0.9 にも準拠しており、最大スピード 16.0GT/s をサポートしています。PCIE4C ブロックは、Gen3 で最大 16 レーン、Gen4 で最大 8 レーンをサポートしていますが、より狭いリンク幅やより低速に設定してリソースと電力を節約することも可能です。

Virtex UltraScale+ HBM FPGA などの一部のデバイスには、PCIE4C ブロックのみの場合と、PCIE4 と PCIE4C の両方のブロックがある場合があります。PCIE4C ブロックは、PCI Express と CCIX の両方を実装できますが、PCIE4 ブロックは PCI Express のみとなります。

UltraScale アーキテクチャのすべての PCI Express 用統合ブロックは、エンドポイントまたはルート ポートとして構成できます。ルート ポートは、互換性のあるルート コンプレックスの基盤構築に使用でき、PCI Express プロトコルを使用するカスタムのチップ間通信を可能にしたり、イーサネット コントローラーやファイバー チャネル HBA、NVMe SSD などの ASSP エンドポイント デバイスを FPGA、MPSoC、または RFSoC に接続できます。

Integrated Block for PCI Express IP は、ハードウェア化されており、次をサポートします。

  • 100G アプリケーション向けのネイティブの Gen3x16 インテグレイテッド PCIe ブロック。サポートされている特定のリンク幅およびスピードの詳細は、該当する製品ガイド(PG213PG195PG302 または PG239) を参照してください。
  • Gen4 x8 PCIe の相互運用性は、一部のデバイス (VU31P、VU33P、VU35P、および VU37P) でサポートされています。これらのデバイスは、PCI Express Base Specification Revision 4.0、バージョン1.0 と互換性があることに注意してください。制限事項の詳細は、Product Guide PG213 を参照してください。
  • SR-IOV (Single Root I/O Virtualization) で IO リソースを共有するために必要な 4 つの物理機能と 252 の仮想機能をサポート
  • より多くの PCIe 要求に対応するための追加タグで、システム全体の性能が向上
  • MSI-X テーブルの統合
  • 詳細は、 製品ガイド (PG213) を参照

その他、ザイリンクスではソフト IP として高性能 DMA およびブリッジ ソリューションを提供しています。

  • ザイリンクスの XDMA IP サブシステム (XDMA の製品ページ) は、量産向け PCIe DMA ソリューションであり、多くの顧客に広く採用されています。XDMA は AXI PCIe ブリッジの機能も提供します。詳細は、製品ガイド (PG195) を参照してください。
  • ザイリンクスの QDMA IP サブシステム (QDMA の製品ページ) は、Vivado 2018.3 で量産リリースされる最新の DMA IP です。QDMA ソリューションはスケーラブルな待ち行列が構築された複数の物理/仮想機能を提供するため、低レイテンシで小さなパケット処理性能を必要とするアプリケーションに最適です。XDMA は AXI PCIe ブリッジの機能も提供します。製品ガイド (PG302) を参照してください。

ザイリンクスは、ハードウェア化した PHY IP ブロックを提供しています。詳細は、製品ガイド (PG239) を参照してください。パートナー企業の Northwest Logic 社と PLDA 社は、ザイリンクスの PHY に準拠するソフト PCIe コアを提供しています。

UltraScale PCIe ソリューション

UltraScale PCIe ソリューション

ザイリンクスの 20nm UltraScale+ デバイスには、今日のデータセンター、通信、およびエンベデッド アプリケーションで必要とされる多くの PCI Express 機能が統合されています。

Integrated Block for PCI Express IP は、ハードウェア化されており、次をサポートします。

  • 100G アプリケーション向けのネイティブの Gen3 x8 インテグレイテッド PCIe ブロック。サポートされている特定のリンク幅およびスピードの詳細は、該当する製品ガイド (PG054PG055、または PG195) を参照してください。
  • PCIe 要求に対応する 64 のタグをサポート
  • 複数ベクター MSI (最大 32 ベクター) および MSI-X
  • 詳細は、製品ガイド (PG194) を参照してください。

その他、ザイリンクスではソフト IP として高性能 DMA およびブリッジ ソリューションを提供しています。

  • ザイリンクスの XDMA IP サブシステム (XDMA の製品ページ) は、量産向け PCIe DMA ソリューションであり、多くの顧客に広く採用されています。詳細は、製品ガイド (PG195) を参照してください。
  • ザイリンクスの AXI Bridge for PCIe Express は、量産向け IP です。詳細は、(製品ガイド PG055) をご覧ください。

*サポートされている特定のリンク幅およびスピードの詳細は、該当する製品ガイド (PG156PG195、または PG239) を参照してください。

ザイリンクスは、ハードウェア化した PHY IP ブロックを提供しています。詳細は、製品ガイド (PG239) を参照してください。パートナー企業の Northwest Logic 社と PLDA 社は、ザイリンクスの PHY に準拠するソフト PCIe コアを提供しています。

7 シリーズ PCIe ソリューション

7 シリーズ PCIe ソリューション

ザイリンクスの 28nm 7 シリーズ デバイスには、今日のデータセンター、通信、およびエンベデッド アプリケーションで必要とされる多くの PCI Express 機能が統合されています。

Integrated Block for PCI Express IP は、ハードウェア化されており、次をサポートします。

  • ネイティブの Gen3 x8* インテグレイテッド PCIe ブロック
  • 64 ビットおよび 128 ビット データ幅をサポート
  • 詳細は、製品ガイド (PG054) を参照

その他、ザイリンクスではソフト IP として高性能 DMA およびブリッジ ソリューションを提供しています。

  • ザイリンクスの XDMA IP サブシステム (XDMA の製品ページ) は、量産向け PCIe DMA ソリューションであり、多くの顧客に広く採用されています。詳細は、製品ガイド (PG195) を参照してください。
  • ザイリンクスは、量産向けの AXI Memory Mapped to PCI Express Gen2 IP を提供しています。詳細は、(製品ガイド (PG055)) を参照してください。

*サポートされている特定のリンク幅およびスピードの詳細は、該当する製品ガイド (PG054PG055 または PG195) を参照してください。

このページをブックマークに追加