エミュレーションおよび エンタープライズ プロトタイピング
ASIC および SoC エミュレーションの性能と統合性を飛躍的に向上
ハードウェア エミュレーションは、早期の開発過程でシステムのデバッグと機能検証を実行するために必要なプロセスです。エミュレーションでは、デザインの変更に迅速に対応してターンアラウンド タイムを短縮する必要があるため、ASIC 設計者の生産性を向上させるためにデザイン アクセシビリティとデバッグの可視性が求められます。
近年、エミュレーションやプロトタイピングの方法とそれらの使用要件が大きく変化しています。エンタープライズ プロトタイピングは、エミュレーションと従来のプロトタイピングが融合した新しい手法です。強化されたデバッグ環境、大容量かつ高性能、そしてさまざまなペリフェラルやスティミュラスとの相互作用を可能にするソリューションを提供します。
AMD は、エミュレーションとエンタープライズ プロトタイピング プラットフォームのシステム性能を最大化するため、I/O と トランシーバーのレイテンシを改善した業界最大容量のアダプティブ SoC および FPGA1 を提供しています。AMD の Vivado™ ML Design Suite は、コンパイル時間と QoR を改善する新しいインプリメンテーション機能を備えた最先端の開発環境を提供します。
エミュレーションとエンタープライズ プロトタイピング プラットフォームを構築するにあたって、AMD テクノロジがもたらす主な利点は次のとおりです。
- 配置配線の高速化により、大規模な ASIC や ASSP の設計生産性が向上
- 設定に基づいたリードバック、ライトバック、ステート キャプチャなど、優れた可視性を提供するデバッグ ソリューション
- デバッグを効率化する再入可能なデバッグ プローブ機能
- システム レベルの消費電力削減
- ASIC のようなクロッキング/配線アーキテクチャにより、デバイス使用率と QoR が向上
主なアダプティブ コンピューティング パートナー
資料
AMD の Versal™ プレミアム VP1902 アダプティブ SoC を使用することによって、ASIC のエンタープライズ プロトタイピングとエミュレーションの性能および統合性を飛躍的に向上させることができます。VP1902 デバイスは、現在市場を牽引している Virtex™ UltraScale+™ VU19P デバイスの 2 倍のロジック容量2、I/O やトランシーバーのレイテンシ低減、2 x 2 の効率的な SLR アレイを備えているため、エミュレーションおよびエンタープライズ プロトタイピング システム プラットフォームの性能を 2 倍に向上させることができます。Vivado™ ML エディションの高度な配置配線機能により、コンパイル時間が短縮され、QoR が向上し、デザインが簡素化されて設計生産性が向上します。機能強化されたこれらのシリコンとツールは、最先端の ASIC や SoC プラットフォームの要求に応えることができる最適なソリューションを提供します。
世界最大のロジック容量を誇るアダプティブ SoC1
デザインの分割数が減少し、ボード レイアウトがシンプルになる
2 倍の処理能力を備えるプラットフォームを実現2
2 倍のシステム性能を実現3
ソリューションのまとめと利点
- Vivado™ ML インプリメンテーション ツール
- コンパイル時間を削減
- QoR の向上
- ASIC のようなクロック分配により、複雑な ASIC および SoC のクロック ツリーを効果的にマップできる
- 高帯域幅かつ低レイテンシの I/O および トランシーバー
- FPGA 間で効果的なピンの多重化接続
- パーティション間のレイテンシ削減によるシステム性能向上
- AMD の HSTPM (High-Speed Transceiver Pin Multiplexing) IP の利用による業界サポート
- デバッグ ソリューション
- 設定に基づいたリードバック、ライトバック、ステート キャプチャなど、優れた可視性を提供するデバッグ ソリューション
- PCIe® を利用する高速デバッグ
- ディープ ストレージ ILA でキャプチャしたデータを外部メモリに転送
- AMD の社内解析に基づく (2023 年 5 月実施) - 6 入力 LUT を使用して、Versal プレミアム VP1902 デバイスとインテル Stratix 10 GX 10M FPGA を比較。(VER-002)
- AMD 社内解析に基づく (2023 年 5 月実施) - Versal プレミアム VP1902 デバイスと Virtex UltraScale+ VU19P デバイスのシステム ロジック セル数を比較。(VER-001)
- AMD 社内で実施したシステム クロック性能解析に基づく (2023 年 5 月実施) - さまざまなデザイン サイズと配線で Versal プレミアム VP1902 デバイスと Virtex UltraScale+ VU19P デバイスの性能を比較。(VER-006)
- AMD 社内解析に基づく (2023 年 5 月実施) - FIFO をバイパスするモードを有効にした 8:1 MUX コンフィギュレーションの AMD Versal アダプティブ SoC XPIO と、FIFO バイパス オプションのない Virtex UltraScale+ FPGA HP I/O のレイテンシ (ナノ秒単位) で比較。実際の結果は変動する可能性がある。(VER-008)
