Zynq UltraScale+ RFSoC デザインの概要

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

デザイン リソース

ユーザー ガイドとチュートリアル (英語)デザイン ファイル日本語
 Zynq UltraScale+ Device Packaging and Pinouts Product Specification  Zynq UltraScale+ デバイス パッケージおよびピン配置
 UltraScale Architecture PCB Design User Guide  UltraScale アーキテクチャ PCB デザイン ユーザー ガイド
 Xilinx Power Estimator User Guide  Xilinx Power Estimator ユーザー ガイド
 UltraScale Architecture GTY Transceivers User Guide  UltraScale アーキテクチャ GTY トランシーバー ユーザー ガイド
 UltraScale FPGAs Transceivers Wizard v1.7 Product Guide for Vivado Design Suite  UltraScale FPGAs Transceivers Wizard v1.7 LogiCORE IP 製品ガイド
 RF Analyzer Tutorial  
ホワイト ペーパー (英語)デザイン ファイル日本語
 Extending the Thermal Solution by Utilizing Excursion Temperatures  逸脱温度を利用した熱ソリューションの拡張
 An Adaptable Direct RF-Sampling Solution  適応性に優れたダイレクト RF サンプリング
 Integrated SD-FEC in Zynq UltraScale+ RFSoCs for Higher Throughput and Power Efficiency  SD-FEC の内蔵によりスループットと電力効率を高めた Zynq UltraScale+ RFSoC
 Understanding Key Parameters for RF-Sampling Data Converters  RF サンプリング データ コンバーターの主要なパラメーターの理解
レポート (英語のみ)デザイン ファイル
 Zynq UltraScale+ 特性レポート  
デザイン アドバイザリ (英語)デザイン ファイル日本語
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC: 2018.x-2019.1 XilSKey resets the PS System Monitor configuration  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2018.x ~ 2019.1.x の XilSKey で PS システム モニターの設定がリセットされる
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC: 2018.x/2019.x XilSKey does NOT exit BBRAM Programming Mode  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2018.x/2019.x XilSKey が BBRAM プログラム モードを終了しない
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC - 2019.1 XilSKey: PPK Hash buffer overflow  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2019.1 XilSKey: PPK ハッシュ バッファーのオーバーフロー
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC - 2019.1 FSBL: Image Header Table (IHT) Buffer Overflow  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2019.1 FSBL: イメージ ヘッダー テーブル (FSBL) のオーバーフロー
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC: 2019.1 XilSKeyPUF Registration is incorrect  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2019.1 XilSKeyPUF 登録関数が正しく動作しない
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC: Encrypt Only Boot Mode - Unauthenticated Boot and Partition Headers  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 暗号化のみブート モードではブート ヘッダーおよびパーティション ヘッダーは認証されない
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC - PS LPDDR4 DRAM devices require WDQS Control to be enabled  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ - PS LPDDR4 DRAM デバイスでは WDQS 制御をイネーブルにする必要あり
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC: A glitch might be observed on the PMU GPO1[2] (MIO34) following assertion of PS_POR_B  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: PS_POR_B のアサート後に PMU GPO1[2] (MIO34) でグリッチが発生する可能性がある
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC - MIO26 cannot be used for GEM TSU_REF_CLK  Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ - MIO26 は GEM TSU_REF_CLK には使用不可
 Design Advisory for Zynq UltraScale+ MPSoC/RFSoC Processing System - MIO Slew and Input Type register settings incorrect  Zynq UltraScale+ MPSoC/RFSoC Processing System のデザイン アドバイザリ - MIO スルーおよび入力タイプ レジスタの設定が間違っている
 Design Advisory ZCU104 and ZCU111 - Infineon IRPS5401 has a drive signal of 5V for an external power stage  ZCU104 および ZCU111 デザイン アドバイザリ - Infineon IRPS5401 に外部電源ステージ用の 5V の駆動信号がある
 Are Xilinx Zynq-7000 and Zynq UltraScale+ MPSoC & RFSoC devices affected by the Meltdown and Spectre vulnerabilities?  ザイリンクス Zynq-7000 および Zynq UltraScale+ MPSoC & RFSoC デバイスへの Meltdown および Spectre の脆弱性の影響について
デザイン ハブ (英語)デザイン ファイル日本語
 Zynq UltraScale+ MPSoC Design Overview  Zynq UltraScale+ MPSoC デザインの概要
アプリケーション ノート (英語)日本語
 Aurora 8B10B for GTY UltraScale+, Zynq UltraScale+ MPSoC and RFSoCデザイン ファイル UltraScale+、Zynq UltraScale+ MPSoC/RFSoC デバイスの GTY 向け Aurora 8B10B

Zynq UltraScale+ RFSoC 関連ビデオ