AR# 21847

LogiCORE PCI Express PIPE v1.2 - リリース ノートと既知の問題

説明

キーワード : CORE Generator, コア, IP アップデート, リリース ノート, 既知の問題

このアンサーには、LogiCORE PCI Express PIPE コア v1.2 のリリース ノートとインストール手順、既知の問題が含まれています。

ソリューション

PCI Express PIPE コアは、CORE Generator から入手可能です。PCI Express ラウンジからはダウンロードできません。

Virtex-4 デバイスをターゲットとした PCI Express Endpoint コアは、PCI Express ラウンジからのみ入手可能です。
http://japan.xilinx.com/pciexpress

LogiCORE PIPE v1.2 のリリース ノートと既知の問題は、次のとおりです。

一般的な情報

PCI Express PIPE コア v1.2 は、v1.1 から次の点が変更されています。

- cfg_cfg コンフィギュレーション バス ポートが削除されました。コアは、CORE Generator IP のカスタマイズ GUI を使用してカスタマイズできるようになりました。

- fast_train_simulation_only 入力ポートが追加されました。シミュレーションでのコアの初期化にかかる時間を短縮するため、トレーニング値を小さくなっています。この入力は、シミュレーションでは 1、ハードウェア操作では 0 で駆動する必要があります。この例は、example_design ディレクトリの Xilinx_pci_exp_1_lane_epipe_ep.v ファイルを参照してください。

- two_plm_auto_config 入力ポートが追加されました。 このポートにより、コアをリンク トレーニング用にダウンストリーム デバイスとして動作させ、リンクされた 2 つのコアをシミュレーションできるようになります。シミュレーションで 2 つのザイリンクス コアを接続している場合にのみ、このビットを 1 に設定する必要があります。PIPE コアが別のデバイスに接続される通常のシステム操作では、このビットは 0 に設定する必要があります。この例は、example_design ディレクトリの Xilinx_pci_exp_1_lane_epipe_ep.v ファイルを参照してください。

- ys_clk は廃止されました。sys_clk は使用されなくなったので、未接続の状態にしておく必要があります。

- CORCORE Generator プロジェクトでは、Spartan-3 デバイスを指定する必要があります。

既知の問題

- PX1011B エラッタ アイテムの NXP データシートを参照してください。PX1011B エラッタ アイテムはデータシートのセクション 14 に含まれています。
データシートは、次から入手できます。
http://www.nxp.com/acrobat_download/datasheets/PX1011B_4.pdf
NXP 製品ページ :
http://www.nxp.com/#/pip/pip=[pip=PX1011B_4]|pp=[t=pip,i=PX1011B_4]

- XST のパッチをダウンロードする必要があります。PIPE コアの生成中に、合成用のパラメータが XST に渡されることが必要です。これを正しく機能させるには、CORE Generator で PIPE コアを生成する前に (Xilinx Answer 22104) のパッチをインストールする必要があります。

- (Xilinx Answer 22233) のパッチをダウンロードする必要があります。このパッチにより、CORE Generator のカスタマイズ GUI で PIPE コアの最大ペイロード値設定に関する問題が修正されます。パッチは、PIPE コアをインストールしてからインストールしてください。

- CORE Generator では、コアの生成に 25 ~ 30 分かかることがあります。これは予期された動作です。ご使用のマシンによって所要時間は異なります。

このファイルには、Philips PX1011A-EL1 PCI Express PHY のシミュレーション モデルの入手方法など、リリースに関する重要な情報が含まれています。

ライセンス情報

PCI Express PIPE コア生成用のライセンスを取得するには、次の PCI Express PIPE コア ラウンジにアクセスしてください。
http://japan.xilinx.com/ipcenter/pcie_pipe/member/index.htm
ラウンジにアクセスするには、登録してパスワードを入手する必要があります。コアのフル バージョンを生成するためのライセンスは、コアを購入したカスタマのみが取得できます。

評価版に関する情報

PIPE コアは、ライセンスを取得せずに評価できます。評価版を使用するとシミュレーションおよびインプリメンテーションを実行できますが、ビットストリームは作成できません。インストール後、実際のコアを生成するのと同じ手順で PIPE コアを評価できます。まず、フル ライセンスを取得しておらず、コアが評価されていることを示すメッセージが表示されます。コアの評価に関する詳細は、次のサイトを参照してください。
http://japan.xilinx.com/ipcenter/ipevaluation/pcie_pipe_evaluation.htm

ツール要件

1. ISE 7.1i サービス パック 4 (7.1i.04i)

ISE 7.1i サービス パックは、次のサイトからダウンロードできます。
http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp

2. IP アップデート #3

ISE 7.1i IP アップデート 3 は、次のサイトからダウンロードできます
http://japan.xilinx.com/ipcenter/coregen/updates_71i_ip3.htm

3. Acrobat Reader の要件

アのデータシートを正しく表示するには、Adobe 社の Acrobat Reader バージョン 5 以降をインストールする必要があります。最新の Acrobat Reader は、次の Adobe 社のサイトからダウンロードできます。
http://www.adobe.com/products/acrobat/readstep.html

インストール手順

メモ : CORE Generator アップデート インストーラを使用して自動アップデートする場合、LogiCORE PCI Express PIPE v1.2 は入手できません。

サポートされる OS は、7.1i IP アップデート 3 CORE Generator のリリース ノートに記載されています。(Xilinx Answer 21938) を参照してください。

1. CORE Generator が開いている場合は、閉じます。
2. 次のダウンロード センタから ZIP ファイルをダウンロードし、ディレクトリに保存します。
http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp?update=ip&software=7.1i
3. ザイリンクス ソフトウェアのインストール ディレクトリで、ZIP ファイル(pcie_pipe_v1_2.zip) を解凍します。既存ファイルすべてが上書きされるようにし、アーカイブで定義されたディレクトリの階層が保持されるようにします。
4. ザイリンクスのコア ライセンス リクエストの電子メールに記載されたインストール手順に従います。ZIP ファイル (core_licenses_full.zip) をザイリンクス ソフトウェアのインストール ディレクトリで解凍します。 .

PC の場合

WinZip 7.0 SR-1 以降を使用して ZIP ファイルを解凍します。

ザイリンクス ソフトウェアのインストール ディレクトリは、デフォルトを使用した場合は C:\Xilinx となります。インストール ディレクトリを確認するには、DOS コマンド ラインで次のように入力します。

echo %Xilinx%

UNIX

UNIX の場合 UnZip を使用して ZIP ファイルを解凍します。

ZIP ファイルをダウンロードし、UNIX コマンド ライン ユーティリティ unzip を使用してファイルを解凍することをお勧めします。tar.gz ファイルを抽出するのに、WinZip および GNU tar は使用しないでください。これらのユーティリティでは、長いパス名の処理方法が異なります。詳細は、(Xilinx Answer 11162) を参照してください。

ザイリンクス セットアップ スクリプトを source コマンドで実行した後、次のコマンドを入力してザイリンクス インストール ディレクトリの場所を確認します。

echo $Xilinx

このアップデートをインストールするには、システム管理者の権限が必要な場合があります。

5. CORE Generator を再起動します。起動中に、CORE Generator は新規 IP が追加されていることが自動的に検出されます。
6. CORE Generator で [Standard Bus Interfaces] に新しいコアが表示されていれば、インストールは正しく完了しています。メモ : このコアを表示するには、ターゲット デバイスを Spartan-3 に指定する必要があります。


改訂履歴
2009 年 9 月 22 日 - NXP データシートへのリファレンスを追加
AR# 21847
日付 12/15/2012
ステータス アクティブ
種類 一般