ザイリンクス LogiCORE™ の DSP48 Macro コアは、ユーザー定義の演算式によって複数の動作の仕様を有効にすることで、DSP48 スライスを抽象化し、そのダイナミックな動作をシンプルする単純なインターフェイスを提供します。指定された動作はエミュレートされ、生成されたコアの 1 つのポートを介してユーザーが選択可能です。
DSP48 Macro は、1 つの SEL ポートを介して抽象化されたすべての opmode、subtract、alumode、および inmode 制御を行うことによって、DSP48 スライスへのインターフェイスをシンプルにします。さらに、すべての CE および RST 制御信号は 1 つの CE および SCLR ポートへそれぞれグループ化されます。この抽象化によってデバイス ファミリ間での HDL の移植性が向上します。DSP48 Macro は、レジスタ ステージの追加による公平なレイテンシ モデルをサポートするため、すべての入力/出力パスのレイテンシは同じになります。このコアには、3 つのレイテンシ モード (「Automatic」、「By Tier」、「Expert」) があります。「Automatic」と「Tier」は公平なレイテンシ モードですが、Tier の方がより細かい制御が可能です。これは、DSP48 スライスをプロセッシング エンジンとして使用する場合に有効です。また、追加したすべてのパイプライン ステージを削除して、リソースの使用を最小限に抑えることも可能ですDSP48 Macro は、DSP48 スライスの制御に完全な汎用性を求めないアプリケーションや移植性が重要なアプリケーションに最適です。
DSP48 スライスで使用される一般的な命令をすべてサポートし、最大パフォーマンスも達成できます。