包括的な設計手法

概要

UltraFast 設計手法概要

ザイリンクスは、システム性能を最大にし、リスクを減らし、迅速かつ予測可能な設計サイクルを可能にするために、プログラマブル業界初の包括的な設計手法を提供しています。経験豊富なユーザーの皆様からベスト プラクティスを収集し、それらを精査して信頼性できる設計ガイドライン「UltraFast™ 設計手法」を完成させました。

作成した包括的な UltraFast 設計手法ガイドでは、主な原則、すべきこと/してはいけないこと、ベスト プラクティス、陥りやすい間違いの回避などについて説明しています。トピックの中には、使用事例を用いて説明しているものもあります。提供する設計手法は、ユーザーの皆様の経験およびザイリンクスの社内および社外で開発した経験に基づいた結果です。

ザイリンクスは、アライアンス メンバーで構成されたエコシステムと連携して、彼らのツールや IP にも UltraFast 設計手法を組み入れるようにしています。 すでに多くのザイリンクス プレミア/認定アライアンス メンバーが UltraFast 設計手法を高く評価し、さらなる設計生産性の向上を目指しています。

新たにリリースされた『UltraFast 高生産性設計手法ガイド』(日本語版)は、こちらからダウンロードできます。

 

最新情報

ザイリンクスは、Vivado Design Suite HLx Edition 向けの『UltraFast 高生産性設計手法ガイド』 (日本語版) を提供しています。最先端技術に取り組むザイリンクスの顧客たちが 3 年の期間を経て、遂に C および IP ベースの設計技術と手法を開発しました。これらの技術と手法は HLx Edition に導入されており、従来のアプローチより 10 倍 ~ 15 倍の生産性向上を実現できます。『UltraFast 高生産性設計手法ガイド』の主な内容は次のとおりです。

  • 市場で製品を差別化する貴重な知的財産 (IP)向けの並列開発フローの使用
  • C ベースの IP 開発フローを最大限に活用して、RTL シミュレーションよりはるかに高速なシミュレーションを提供し、適切なタイミングかつ最適化された RTL を提供する
  • 既存の事前検証されたプラットフォーム、ブロック、コンポーネントレベルの IP を使用して、迅速にシステムを構築する
  • スクリプトを使用して、精密なデザイン検証から FPGA のプログラミングに至るまでのフローを自動化する
資料
トレーニングとサポート

トレーニング コース

ザイリンクスの FPGA およびエンベデッド デザイン トレーニングでは、今すぐ設計をスタートするために必要な基礎知識が身につくハンズオン コースを提供しています。このプログラムは、FPGA テクノロジを使用し始めたばかりの設計者から複雑なコネクティビティ、デジタル信号処理、エンベデッド ソリューションなどの開発に携わる FPGA 設計経験者まですべての方を対象としています。トレーニング クレジットに関する詳細は、お近くの販売代理店へお問い合わせください。

Vivado HLx QuickTake ビデオ チュートリアル

ザイリンクスは、ISE ソフトウェア ツールから Vivado® Design Suite への移行において、ユーザーに役立つ情報を提供する QuickTake ビデオ チュートリアルを展開しています。Vivado Design Suite は、まったく新しいタイプのソリューションであるため、従来の技術知識に頼ることはできません。ザイリンクスは、ユーザー ガイドを熟読、またはソフトウェア対話形式のチュートリアルを実行する十分な時間のない方のために、学習効率のよいビデオ チュートリアルを提供しています。 詳細をご覧ください。

Adaptable Advantage Blog