UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

RTL、C/C++、OpenCL 用クラウド アクセラレーション

データ センターのワークロード
アクセラレーションを可能にする
GPU/CPU と同様のプログラミング環境

OpenCL™、C、および C++ に対応する SDAccel™ 開発環境では、FPGA を利用するデータ センター アプリケーションの高速化において、単位ワットあたりのパフォーマンスを最大 25 倍向上させることができます。SDx™ ファミリに含まれる SDAccel は、OpenCL、C、および C++ カーネルのあらゆる組み合わせをサポートする業界初のアーキテクチャ最適化コンパイラです。ライブラリおよび開発ボードと合わせて提供され、業界初となる完全に CPU/GPU と同様の開発環境とランタイムで FPGA の開発を実行できます。

OpenCL、C、および C++ に対応する業界初のアーキテクチャを最適化するコンパイラ

  • アーキテクチャ最適化コンパイラは CPU/GPU と比べてワット パフォーマンスを最大 25 倍向上
  • その他の FPGA ソリューションと比べて 3 倍の性能とリソース効率を提供
  • 新規または既存の OpenCL、C、および C++ コードを利用して、高性能アクセラレーターを構築

業界初となる CPU/GPU と同様の環境で FPGA の開発を実行

  • FPGA をターゲットとする業界初の完全ソフトウェア開発環境
  • FPGA の設計経験がなくても FPGA プラットフォームでアプリケーションを最適化できる
  • OpenCL、C、C++ コードを維持および再利用できる上にアプリケーションを簡単に別の FPGA へ移行できる

業界初の完全に CPU/GPU と同様のランタイムで FPGA の開発を実行 

  • 複数プログラムおよび CPU/GPU のようなオンデマンドでロード可能な演算ユニットで大規模アプリケーションをサポート
  • プログラム移行時にシステム機能を維持し、アプリケーション実行時に重要なインターフェイスや機能を存続させる
  • オンザフライで演算ユニットをリコンフィギュレーションすることによって、複数アプリケーション間で FPGA アクセラレーターを共有できる
sdaccel-cpu-gpu

SDAccel™ は、ザイリンクス FPGA ベースのアクセラレーター カードをターゲットとする OpenCL™ アプリケーション向けの開発環境です。この環境では、RTL デザインの経験がなくても、インシステム プロセッサと FPGA ファブリックの同時プログラミングが可能です。アプリケーションは、C/C++ で記述されたホスト プログラムと、C、C++、または OpenCL C 言語で記述された計算カーネル セットとしてキャプチャされます。

ザイリンクスは、C/ C++ や OpenCL から FPGA の計算密度を利用する次世代アプリケーションを構築するために、ビッグ データや機械学習用のヘテロジニアス アクセラレーター クラウドのリーディング プロバイダーの Nimbix 社とパートナー契約を結びました。

これにより、Nimbix 社の製品が高性能でエネルギー効率のよい FPGA を利用するハードルが非常に低くなり、すべての業界でハイエンドな計算ワークフローを加速することができます。  今では、先行投資で設備を購入することなく、クラウド内でこれらのツールを実行し、ザイリンクス向けに最適化された最新のハードウェア上でテストおよびデプロイできます。

クラウド上でアプリケーションの高速化を行うには、http://www.nimbix.net/xilinx をご覧ください。

Nimbix クラウドでザイリンクス アプリケーションを高速化 

カテゴリ 機能/説明 性能
入門 Hello 「hello world」の例は、FPGA アクセラレーション ボードの正常なインストールをテストするためのシンプルなデザインです。この例では、カーネル コード内で printf 関数の呼び出しを使用して、ホストからカーネルへ提供された値を報告します。  
Host_global_bandwidth ホストからグローバル メモリの帯域幅テスト  
Kernel_global_bandwidth グローバルからローカル メモリの帯域幅テスト  
Sum_scan Parallel Prefix Sum の例  
Vadd ベクトルの加算のシンプルな例  
Vdotprod ベクトルの内積のシンプルな例  
Vmul_vadd この例では、グローバル メモリに格納されているデータが、異なるバイナリ コンテナのカーネル間でどのように共有されるかを示しています。  
アクセラレーション bfgminer SDAccel プラットフォームに実装されたビットコイン採掘アプリケーション

80 Megahashes / second

nearest_neighbor_linear_search Nearest Neighbor Linear Search アルゴリズムの最適化された実装

256 Measurements/ Cycle  

37.5 Gigameasurements/sec

smithwaterman Smithwaterman アルゴリズムの最適化された実装。このアプリケーションの主なアルゴリズムの特長は、1.MaxScore の計算 2. シストリック アレイの実装  
セキュリティ aes_decrypt ソフトウェアにおける AES-128 ECB 暗号アルゴリズムのインプリメンテーション、復号化 (OpenCL)、そして SDAccel 対応の FPGA アクセラレーション カードでの実行をターゲットとしています。  
rsa RSA Decryption アルゴリズムの実装

暗号文の長さ: 1,024 ビット

272,340 bytes/sec

sha1 SDAccel での実行をターゲットとする SHA1 セキュア ハッシュ アルゴリズムの最適化された実装  
tiny_encryption ブロック暗号 Tiny Encryption Algorithm (TEA) の実装例  
ビジョン Affine アフィン変換は、点、直線、および平面を保持する線形マッピング手法です。

21.5fps

Convolve この convolve の例は、畳み込み画像フィルター機能を示した高性能デザインです。一度に 8 ピクセルずつ画像を処理します。

1,000fps

Edge_detection エッジ検出用 Sobel Filter の実装  
Histogram_codec SDAccel 対応の FPGA アクセラレーションカードでの実行をターゲットとする 12 ビット ヒストグラム イコライザの最適化された実装です。

333fps

Huffman_codec SDAccel 対応の FPGA アクセラレーション カードでの実行をターゲットとするハフマン符号化アルゴリズムの実装です。  
Median_filer 画像ノイズの除去に使用されるメディアン フィルタの最適化された実装です。

22,222fps

Watermarking 画像内に電子透かしを追加するための Watermarking アプリケーションの最適化された実装です。

6,134fps

その他の例 ArrayFire – Fast Corner ArrayFire 社が開発した FAST Feature Detection のデモ  
Polito – K-Nearest Neighbor Rodinia Benchmark Suite から派生した k 近傍法アルゴリズム。SDAccel を使用して、ザイリンクス FPGA に k 近傍法アルゴリズムを実装することを目的としています。

リアルタイム スループット: 1.23ms

Polito – Black Sholes Monte Carlo ヨーロピアン オプションとアジアン オプションの両方のオプションを使用した場合での、ブラック ショールズ金融モデルのモンテカルロ シミュレーションを実装します。SDAccel を使用して FPGA へマッピングされる OpenCL C++ カーネルを含みます。GPU 実装と比べて、同等の性能でありながら、優れたエネルギー効率を提供します。

.315ns

7.69 sims/joule

ビルトイン プラットフォーム

ボード名と説明 サポートされるデバイス ベンダー
ザイリンクス Kintex® UltraScale™ FPGA アクセラレーション開発キット
Kintex® UltraScale™ FPGA アクセラレーション開発キットは、ハイパースケール アプリケーションの開発を始めるにあたって最適な環境を提供します。
Kintex UltraScale ザイリンクス
ADM-PCIE-KU3
ADM-PCIE-KU3 は、ザイリンクス UltraScale FPGA を搭載したプラットフォームをベースとする高性能、リコンフィギャブル、ハーフレングス/ロープロファイルの x16 PCIe フォームファクタ ボードです。
Kintex UltraScale Alpha Data 社
ADM-PCIE-7V3
ADM-PCIE-7V3 は、Xilinx® Virtex-7 FPGA を搭載したプラットフォームをベースとする高性能、リコンフィギャブル、ハーフレングス/ロープロファイルの x8 PCIe® フォームファクタ ボードです。
Virtex-7 Alpha Data 社

プラットフォーム (外部提供)

ボード名と説明 サポートされるデバイス ベンダー
SB-850
SB-850 は、フルハイト、GPU レングスで、最大 8 個の HMC デバイスと 1 個の高性能 UltraScale FPGA を搭載した PCI Express ボードです。
Kintex UltraScale Micron Pico Computing 社
M-505-K325T
名刺サイズの M-505-K325T は、FPGA ロジック(ローディング システム付)、ローカル メモリ サブシステム、および完全スイッチの PCIe 通信構造を持つパワフルな演算エレメントです。
Kintex-7 Micron Pico Computing 社
COTS PEA-C8K0-060
PEA-C8K0-060 は、ザイリンクス Kintex Ultrascale FPGA を搭載したプラットフォームをベースとする高性能、リコンフィギャブル、ハーフレングス/ロープロファイルのシングル x8 PCIe 3.0 フォームファクタ ボードです。高性能コンピューティング、データ処理、データ センター、およびシステム モデリングなどの要件の厳しいアプリケーションに最適です。
Kintex COTS 社
COTS PEA-C8K0-040
PEA-C8K0-040 は、Kintex Ultrascale FPGA を搭載したプラットフォームをベースとする高性能、リコンフィギャブル、ハーフレングス/ロープロファイルのシングル x8 PCIe 3.0 フォームファクタ ボードです。高性能コンピューティング、データ処理、データ センター、およびシステム モデリングなどの要件の厳しいアプリケーションに最適です。
Kintex COTS 社
Semptian NSA-120 アクセラレーター カード
Semptian 社の NSA-120 は、ザイリンクス FPGA をベースとする、ビッグ データ解析、クラウド コンピューティング、およびネットワーク アプリケーションのアクセラレーションに最適なヘテロジニアス コンピューティング プラットフォームを提供します。ビッグ データ解析、画像認識/処理、ビデオ エンコーディング/デコーディング、データ圧縮/解凍、データ暗号化/復号化、音声認識、ニューラル ネットワーク、機械学習、ネットワーク セキュリティなどに有効です。
Kintex Semptian 社

主な資料

SDAccel に関する QuickTake ビデオ チュートリアル

ビデオを視聴 アプリケーション ホストの基本的概念
ヘテロジニアス コンピューティング向けの OpenCL 規格は、ホスト プロセッサとアクセラレーター デバイス間のデータ通信用プログラミング モデルです。このビデオでは、FPGA などのデバイスに構築するアクセラレーターのデータ転送や制御に必要な最小限の OpenCL API について説明しています。
ビデオを視聴 N 次元のカーネル レンジ
OpenCL の主なコンセプトの一つに、多次元空間へのワークグループの分割があります。「N 次元のカーネル レンジ」といわれるワークグループの各ブロックが、デバイス内のすべてのアクセラレーターで同じ計算を平行して実行します。このビデオでは、「N 次元のカーネル レンジ」というコンセプトについて説明し、並列計算システムでの計算問題の解決にこのコンセプトを適用することについて説明しています。
ビデオを視聴 OpenCL のアプリケーション構造
ヘテロジニアス コンピューティング向けの OpenCL は、OpenCL 規格を用いたすべての計算デバイス用の基本となるプログラミング モデルです。このビデオでは、OpenCL アプリケーションのホスト コードとカーネル エレメントについて説明しています。FPGA アクセラレーター コプロセッサ カードを含むシステムへのこれらのエレメントのマッピングについて説明しています。
ビデオを視聴 OpenCL メモリ アーキテクチャ
OpenCL は、この規格を用いたすべての計算デバイスに共通するメモリ構造やアブストラクション モデルを定義します。つまり、プログラマーは 1 つのメモリ モデルのみ習得すればよいため、アプリケーション コーディングが簡単です。このビデオでは、OpenCL のメモリ モデルについて概要を説明し、FPGA アクセラレーション デバイスにどのようにインプリメントされるかを示しています。

デザイン サービス

デザイン サービス アライアンス メンバー マーケット
Cluster Technology 社
Cluster Technology 社は、高度なコンピューティング テクノロジー ソリューションを提供する企業です。高性能コンピューティング、クラウド、ビジネス インテリジェンス、ファイナンシャル エンジニアリングなどの分野の効率化をサポートしています。
高性能コンピューティング、クラウド、ビジネス インテリジェンス、ファイナンシャル エンジニアリング
Irish Centre for High-End Computing 社 (ICHEC)
ICHEC は、高性能で低消費電力のザイリンクス FPGA を使用して OpenCL ベースのソフトウェア ソリューションを実現、最適化、およびデプロイするサポート サービスを提供しています。特定の分野、システム、およびソフトウェアの専門知識を備えた力強いエンジニア チームを持つ ICHEC は、金融、エネルギー、生命科学、および分析におけるデザイン サービスを提供しています。
ファイナンス、エネルギー、生命科学、分析
Instigate Design 社
Instigate Design 社は、電子機器システム、EDA のソフトウェア デザイン、およびパラレル プログラミングにおけるシステム レベルの設計をサポートする企業です。デザイン サービスは、ソフトウェアの設計/品質保証から包括的なアプリケーション エンジニアリングに至るまでさまざまで、特にオーディオ/ビデオ コーディングおよび通信に重点を置いています。
高性能コンピューティング
MulticoreWare 社
MulticoreWare 社は、広範なコンピューター ビジョンおよびビデオ プロセッシング ライブラリの開発およびライセンス供与を行っています。またザイリンクス カスタマー向けにデザイン サービスも提供しています。
オーディオ/ビデオ/ブロードキャスト、オートモーティブ/トランスポート
Array Fire 社
ArrayFire 社は、高性能コンピューティング ソフトウェア開発およびコーディング サービスを提供する業界大手の企業です。
防衛/航空宇宙、民生、産業/科学/医療
このページをブックマークに追加