
UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
Virtex® UltraScale+™ FPGA の高度な機能を活用するデータ センター アプリケーション開発者に理想的なキットです。この PCIe® 開発ボードは、ザイリンクスの SDAccel™ 開発環境で OpenCL™、C、C++、および RTL を使用した簡単なアプリケーション プログラミングをサポートするためのフレームワーク、ライブラリ、ドライバー、開発ツールと共に、クラウドおよびオンプレミスで利用できます。
XCVU9P-L2FSGD2104E FPGA の特長
システム ロジックセル (K) | 2,586 |
---|---|
DSP スライス | 6,840 |
メモリ (Mb) | 345.9 |
GTY 32.75Gb/s トランシーバー | 76 |
I/O | 676 |
VCU1525 ボードの特長
メモリ
電源と温度
コンフィギュレーション
通信とネットワーク
XCVU9P-L2FSGD2104E FPGA の特長
システム ロジックセル (K) | 2,586 |
---|---|
DSP スライス | 6,840 |
メモリ (Mb) | 345.9 |
GTY 32.75Gb/s トランシーバー | 76 |
I/O | 676 |
ノードはロックされ、ターゲット デバイスは XCVU9P FPGA にロック (1 年間のアップデート付き)
名称 | 詳細 | ライセンス タイプ |
---|---|---|
Vivado Design Suite Design Edition | ザイリンクスの Vivado® Design Suite は、FPGA および SoC を設計することを目的として開発された IP とシステムを中心とする新しいデザイン環境です。 | ノードはロックされ、ターゲット デバイスは XCVU9P FPGA にロック (1 年間のアップデート付き)。 パーシャル リコンフィギュレーションをサポート |
SDAccel 開発環境 | SDAccel™ は、PCIe® ベースのザイリンクス FPGA アクセラレーター カードをターゲットとする OpenCL™ アプリケーション向けの開発環境です。この環境では、RTL デザインの知識がなくても、システム プロセッサと FPGA ロジックを同時にプログラミングすることができます。 | ノードはロックされ、ターゲット デバイスは XCVU9P FPGA にロック (1 年間のアップデート付き)。 |
パーシャル リコンフィギュレーション | パーシャル リコンフィギュレーションは、パーシャル ビット ファイルをダウンロードしてロジック ブロックを動的に修正する機能で、そのほかロジックは中断せずにそのまま保持できます。ザイリンクスのパーシャル リコンフィギュレーション技術では、アクセラレーター ボードの機能をオンザフライで変更できるため、リローディング時にすべての PCIe リンクを再設定および再確立する必要がありません。 | ノードはロックされ、ターゲット デバイスは XCVU9P FPGA にロック (1 年間のアップデート付き)。 |
名称 | 詳細 | ライセンス タイプ |
---|---|---|
DDR4 SDRAM Controller | DDR4 SDRAM コントローラーは、 Vivado IP カタログでは、無償 IP コアです。 | 無償 IP |
DMA for PCI Express (PCIe) Subsystem | ザイリンクスの LogiCORE™ DMA for PCI Express (PCIe) は、PCI Express® 3.x 統合ブロックで使用するための高性能で設定可能な Scatter Gather DMA を実装します。 この IP は、オプションで AXI4 または AXI4-Stream ユーザー インターフェイスを提供します。 | 無償 IP |
ザイリンクス SmartConnect テクノロジ | ザイリンクスの SmartConnect テクノロジは、高集積で数百万個のシステム ロジック セルを含むデザインにおけるシステム レベルのインターコネクト ボトルネックを解消するため、UltraScale+™ デバイス ポートフォリオにかつてないレベルの性能向上をもたらします。 | 無償 IP |
カスタム ボード サポート向け SDAccel プラットフォーム リファレンスデザイン | SDAccel のプロジェクトは、ターゲット プラットフォーム用にコンパイルされます。SDAccel プラットフォーム リファレンス デザインは、ボードおよびハードウェア/ソフトウェアの基礎構造コンポーネントで構成されており、HW/SW コンポーネントでは、OpenCL アプリケーションのカーネルが実行されます。 このリファレンス デザインは、プラットフォーム開発者が独自のカスタム PCIe ボードに SDAccel サポートを追加するためのスターティング ポイントとして使用することを目的としています。 | 無償 IP |