FPGA ベースのエミュレーション & プロトタイピングは、エンベデッド ソフトウェアの SoC システムのモデリングおよび検証だけでなくソフトウェアとファームウェア開発も、迅速かつ正確に行うことができます。ザイリンクスは、次世代の 20nm ソリューションの Virtex UltraScale VU440 FPGA および現在量産製品での 28nm Virtex®-7 2000T FPGA を提供して、高度にプロトタイピングをサポートしています。これらの数百万ロジック セル ソリューションのメリットは次のとおりです。

• 複数チップ分割が不要
  
• 大規模な ASIC および ASSP デザインの開発リスクを緩和
• ボード スペース要件や複雑性を軽減
• 柔軟な I/O がシームレスなデバイスを実現
• システム レベルの消費電力を低減

Virtex UltraScale 440 デバイスは、2 世代目の/スタックド シリコン インターコネクト (SSI) テクノロジをベースとしています。

• 550 万ロジック セル、200 億個の トランジスタ
• 48 個の 16.3Gb/s シリアル トランシーバー
• 89Mb ブロック RAM
  
• 1,456 I/O

デザイン サンプルをご覧ください。

スタックド シリコン インターコネクト (SSI) で実現した Virtex-7 2000T FPGA は、ASIC プロトタイピングやエミュレーションに理想的です。

• 200 万ロジック セル、68 億個のトランジスタ
• 36 個の 12.5Gb/s シリアル トランシーバー
• 46Mb ブロック RAM
  
• 1,200 I/O

ザイリンクスの UltraScale™ アーキテクチャを使用することによって、ASIC プロトタイピング/エミュレーションの性能および統合性を飛躍的に向上させることができます。Virtex UltraScale デバイスは、高いロジック容量、90% 以上のデバイス使用率、ASIC のようなクロッキング分配、強化された配線、ピンの多重化を行うための高速トランシーバーを利用できるため、デザインの分割数を減らしてシンプルなレイアウトを可能にします。この画期的なアーキテクチャは、ザイリンクスの Vivado® Design Suite で設計することで、最先端 ASIC および SoC プラットフォームのニーズに対応できる理想的なソリューションとなります。

デザイン サンプルをご覧ください。